• 小学
  • 初中
  • 高中
  • 小升初
  • 中考
  • 高考
  • 英语
  • 考研
  • 四六级
  • 单元
  • 节日
  • 母爱
  • 诚信
  • 父爱
  • 环保
  • 家庭
  • 感动
  • 成长
  • 感恩
  • 梦想
  • 爱国
  • 写景
  • 写人
  • 叙事
  • 状物
  • 议论
  • 说明
  • 抒情
  • 观后感
  • 诗歌
  • 读后感
  • 想象
  • 素材
  • 名言
  • 段落
  • 哲理
  • 诗词
  • 成语
  • 赏析
  • 基础
  • 演练
  • 教学
  • [为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具] 仿真软件multisim

    时间:2018-07-19 19:23:01 来源:天一资源网 本文已影响 天一资源网手机站

    -

    逻辑综合。逻辑综合这一阶段是利用逻辑综合工具软件,将高层次的与工艺无关的RTL方式描述的HDL源程序转换成低层次的与特定工艺相关的用基本逻辑元件表示的文件(门级网表)。在逻辑门设计时,电路的基本单元通常是与门、或门、异或门、倒相器、D触发器、锁存器等逻辑单元。如果需要,可以将逻辑综合的结果以原理图方式输出。为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具完成门级仿真和时序验证。

    为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具

    物理实现。物理实现分为FPGA/CPLD和ASIC两种。FPGA/CPLD物理实现在元件库文件支持下,ASIC物理实现在工艺库文件支持下,利用EDA工具,将门级网表作为输入,进行自动布局布线最终生成FPGA/CPLD的目标文件或ASIC的版图文件。

    为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具

    接下来,还需对布局布线后的结果进行寄生参数提取和后仿真,以便验证布局布线后,寄生参数(寄生电阻、电容等)的存在对所设计电路功能的影响。如果前仿真和后仿真结果一致,则由FPGA/CPLD目标文件下载到FPGA/CPLD得到设计结果;或由ASIC的版图(GDS-II)文件送交制版,由代工厂(Foundry)利用光刻掩膜版对硅片进行一系列加工得到设计结果。如果由于寄生效应使后仿真与前仿真不一致,则必须对前端设计进行必要的修改,然后重新进行后仿真,直到前仿真和后仿真结果一致。

    为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具

    相关关键词: 为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具
    相关热词搜索: 为了分析整个设计的性能,需要使用仿真工具软件、时序分析工具 电路设计仿真软件 仿真软件界面设计

    • 范文大全
    • 教案下载
    • 优秀作文
    • 励志
    • 课件
    • 散文
    • 名人名言