[华侨大学微电子器件与电路实验实验报告IC2019实验7]
时间：2020-08-25 12:59:36 来源：天一资源网 本文已影响 人 
2019LAB7
实验报告微电子器件与电路实验(华侨大学电子工程系集成 )
实验报告)微电子器件与电路实验(集成
2019.06
实验时间 学号 姓名
报告成绩 实验成绩操作成绩
寄生电容参数提取 集成MOSFET实验七 实验名称Centos
操作系统：(1)计算机 (2) 实验设备TSMC RF0.18um 工艺模型(3)软件平台：Cadence Virtuoso (4) 特性曲线特点1.掌握MOSFET CV 和沟道宽度之间的关系MOSFET栅漏交叠电容CGD2.掌握饱和区 实验目的 电容和沟道宽度之间的关系3.掌握饱和区MOSFET漏区CDD 和漏端电压之间的关系4. 掌握饱和区MOSFET漏区耗尽电容CJD 求要 实 验
实验前按要求阅读器件说明文档，阅读实验操作文档，熟悉实验过程及操作步骤1.
)
(实验过程中按实验报告要求操作、仿真、记录数据波形2.
3. 实验结果经指导老师检查、验收，经允许后方可关机，离开实验室 、实验后按要求处理数据和波形，回答问题。实验报告打印后，于下次实验时间缴交。4 容： 验 内 C特性分实7.1 NMO电C特性，并测得单位面积电电，VG进D分析，分MO给定尺寸NMO特性分7.2 PMO电C实验 。特性，并测得单位面积电容CDC分析，分析MOS电容CVVGS给定尺寸的NMOS，对进行 饱和区交叠电容和沟道宽度关系实验7.3 MOS W关系曲线。MOS交叠电容Cgd和给定尺寸的NMOS，对W进行DC分析，分析 7.4 MOS饱和区漏区电容和沟道宽度关系实验 关系曲线。和W分析，分析进行DCMOS漏区电容Cdd，对给定尺寸的NMOSW 7.5 MOS饱和区漏区耗尽电容和漏区电压关系实验 关系曲线。和VD漏区耗尽电容进行NMOS，对VDDC分析，分析MOSCjd给定尺寸的
华侨大学信息科学与工程学院电子工程系 1 / 7
MOSFET 2018-2019学年第二学期实验七集成寄生电容提取1525596LAB7 课程编号．
2019LAB7
实验报告集成)华侨大学电子工程系 微电子器件与电路实验(
实验7.1 NMOSFET CV特性曲线测试
实验目的：
①搭建测试NMOSFET栅电容CV特性的电路，并且通过测试NMOS的CV特性获取NMOS栅单位面积电容C。
②深入对NMOS的的电学特性的理解并熟悉NMOS管的栅电容模型
实验器件：TSMC 0.18um工艺混合信号工艺，NMOS沟道长度L为10um，宽度W为20um的nmos2v器件。仿真分析：调用Cadence Virtuoso ADE使用Spectre软件对电容上极板进行DC扫描，范围从-1.8V到1.8V，输出MOSFET cgg随上极板电压的漂移特性曲线，并计算出单位面积电容C。
。fF/um，精确到0.01 fF/umL),0.01pF；C□=CGG/(W×单位为数据记录：CGG单位为pF，结果精确到表格VG CCVG CCVG CCVG CC 思考题①根据得到的积累区的大概分界点②根据曲线测得的单位面积栅氧化层电容为多少使用
0.01pF，方块电容精确到0.01fF/um7-1 NMOS电容CV特性，C精度精确到
-1.8V
-1.6V
-1.4V
-1.2 V
-1.0 V
-0.8V
-0.6 V
-0.4V
-0.2V
(pF)
0.0 V
-0.2V
-0.4V
-0.6V
-0.8V
-1.0V
-1.2V
-1.4V
-1.6V
(pF)
0V
0.1 V
0.2 V
0.3 V
0.4 V
0.5 V
0.6 V
0.7 V
0.8 V
(pF)
0.9 V
1.0 V
1.1 V
1.2 V
1.3 V
1.4 V
1.5 V
1.6 V
1.7 V
(pF)
1：结构电容工作在积累区，耗尽区，MOSFET特性曲线，CV之间变化的电压在VG-1.8V~1.8V ？)电压VG(对应的 【 fF/um?】5%
MATLAB或Excel横轴为上极板电压，软件做出单位面积电容和电压关系曲线，纵轴为单位面积电容。
) (软件作图MATLAB或Excel此处贴图，使用本行可删除
2 / 7
寄生电容提取集成实验七学年第二学期2018-2019 MOSFET1525596LAB7 课程编号
2019LAB7
实验报告集成)华侨大学电子工程系 微电子器件与电路实验(
实验栅单位面积电容真范围，输出数据记录：表格表格思考题积累区的大概分界点压，纵轴为单位面积电容。
】
特性曲线测试7.2 PMOSFET CV 实验目的：PMOS特性获取的CVPMOSFET栅电容CV特性的电路，并且通过测试不同衬底电位的PMOS①搭建测试 。C 管的栅电容模型的的电学特性的理解并熟悉PMOS②深入对PMOS器件。的pmos2v宽度W为20umTSMC 0.18um工艺混合信号工艺，PMOS沟道长度L为10um，实验器件：扫描，设置合理的仿软件对电容上极板进行SpectreDC仿真分析：调用Cadence Virtuoso ADE使用 MOSFET cgg随上极板电压的漂移特性曲线。【15%L),单位为fF/um，精确到0.1 fF/um×CGG单位为pF，结果精确到0.01pF；COX=CGG/(W
单位为fF/umV3=0V，CGG单位为pF，CCV7-2 PMOS电容特性,N阱衬底电位
VG
-1.6V
-1.4V
-1.2V
-1.0 V
-0.8V
-0.6V
-0.4 V
-0.2V
0.0V
C(pF)
C
VG
0.2 V
0.4V
0.6V
0.8V
1.0V
1.2V
1.4V
1.6V
1.8V
(pF) C
C
单位为fF/um单位为pF，CCGG7-2 PMOS电容CV特性,N阱衬底电位V3=1.8V，
VG
0.0V
0.2 V
0.4V
0.6V
0.8V
1.0V
1.2V
1.4V
1.6V
C(pF)
C
VG
1.8V
2.0V
2.2V
2.4V
2.6V
2.8V
3.0V
3.2V
3.4V
(pF) C
C
结构电容工作在积累区，耗尽区，PMOSFET和1.8V时，7.22：实验中，分别讨论电容下极板接0V 5%【】对应的VG电压)？(
横轴为上极板电软件做出单位面积电容和电压关系曲线，Excel或MATLAB衬底接波形记录：1.8V使用
3 / 7
MOSFET 2018-2019学年第二学期实验七集成寄生电容提取1525596LAB7 课程编号
2019LAB7
实验报告(集成)华侨大学电子工程系 微电子器件与电路实验
为单位面积电容。实验Cgd偏置在饱和区。范围，输出
) 本行可删除MATLAB软件作图(此处贴图，使用Excel或
的纵轴横轴为上极板电压，MATLAB软件做出单位面积电容和电压关系曲线，②衬底接1.8V使用Excel或
) 本行可删除软件作图(此处贴图，使用Excel或MATLAB
7.3 MOSFET 饱和区交叠电容和沟道宽度关系 实验目的：栅漏交叠电容随沟道宽度漂移特性的电路，并且通过测试不同沟道宽度的MOS①搭建测试MOSFET MOS交叠电容和沟道宽带之间的关系。获取 MOS管的交叠电容模型②深入对MOS的的电学特性的理解并熟悉MOSpmos2v器件，和3.6um/0.18um的实验器件：TSMC 0.18um工艺混合信号工艺，宽长比为20um/1um 扫描，设置合理的仿真DC使用Spectre软件对沟道宽度进行仿真分析：调用Cadence Virtuoso ADE 随沟道宽度的漂移特性曲线MOSFET cgd 】【15%单位为fF，结果精确到0.01fF。数据记录：CGD
栅漏交叠电容随沟道宽度变化特性NMOS(W=20um,L=1um)
W
10u
20u
30u
40u
50u
60u
70u
Cgd
△Cgd
-------
Cgd/W
栅漏交叠电容随沟道宽度变化特性NMOS(W=3.6um,L=0.18um)
W
10u
20u
30u
40u
50u
60u
70u
Cgd
4 / 7
MOSFET 2018-2019学年第二学期实验七集成寄生电容提取1525596LAB7 课程编号
2019LAB7
)实验报告 微电子器件与电路实验(集成华侨大学电子工程系
△Cgd Cgd/W W Cgd △Cgd Cgd/W W Cgd △Cgd Cgd/W 思考题3①根据实验数据分析结果，对比相同沟道宽度不同沟道长度NMOS(或PMOS)【□有关②根据实验数据分析结果，对比相同沟道长度PMOS)NMOS(或【□相关，且和沟道宽度成线性关系 实验7.4 MOSFET 实验目的：①搭建测试的Cdd获取MOS②深入对实验器件：偏置在饱和区。仿真分析：MOSFET cdd范围，输出数据记录：W Cdd Cdd
△
-------
PMOS(W=20um,L=1um)栅漏交叠电容随沟道宽度变化特性
10u
20u
30u
40u
50u
60u
70u
-------
栅漏交叠电容随沟道宽度变化特性PMOS(W=3.6um,L=0.18um)
10u
20u
30u
40u
50u
60u
70u
-------
】【5%的器件，相同类型的(L=0.18um或1um)L
器件的栅漏交叠电容和沟道长度 □近乎无关】不同沟道宽度的器件，相同类型的或1um)(L=0.18umW 器件的栅漏交叠电容和沟道长度 □无关】 □相关，但和沟道宽度成非线性关系 饱和区漏端耗尽电容和沟道宽度关系 MOS并且通过测试不同沟道宽宽度的MOSFET饱和区时漏电容随沟道宽度漂移特性的电路， 漏区电容和沟道宽带之间的关系。
管的漏区电容模型MOS的的电学特性的理解并熟悉MOSMOS器件，3.6um/0.18um工艺混合信号工艺，TSMC 0.18um宽长比为20um/1um和的pmos2v 扫描，设置合理的仿真软件对沟道宽度进行使用SpectreDC调用Cadence Virtuoso ADE 随沟道宽度的漂移特性曲线 CDD单位为15%】【0.01fFfF，结果精确到。
NMOS(W=20um,L=1um)漏极电容随沟道宽度变化特性
10u
20u
30u
40u
50u
60u
70u
-------
5 / 7
MOSFET 2018-2019学年第二学期实验七集成寄生电容提取1525596LAB7 课程编号
2019LAB7
)实验报告 微电子器件与电路实验(集成华侨大学电子工程系
Cdd/W W Cdd △Cdd Cdd/W W Cdd Cdd △Cdd/W W Cdd △Cdd Cdd/W 思考题4①根据实验数据分析结果，对比相同沟道宽度不同沟道长度NMOS(或PMOS)【□有关②根据实验数据分析结果，对比相同沟道长度PMOS)或NMOS(【□相关，且和沟道宽度成线性关系实验7.5 MOSFET 实验目的：①搭建测试电压的MOS的②深入对实验器件：偏置在饱和区。仿真分析：范围，输出MOSFET cjd数据记录：VD
NMOS(W=3.6um,L=0.18um) 漏极电容随沟道宽度变化特性
10u
20u
30u
40u
50u
60u
70u
-------
PMOS(W=20um,L=1um) 漏极电容随沟道宽度变化特性
10u
20u
30u
40u
50u
60u
70u
-------
漏极电容随沟道宽度变化特性PMOS(W=3.6um,L=0.18um)
10u
20u
30u
40u
50u
60u
70u
-------
5%】：【的器件，相同类型的或1um)(L=0.18umL
CDD电容和沟道长度器件的 □近乎无关】不同沟道宽度的器件，相同类型的或1um)(L=0.18umW
电容和沟道长度器件的CDD □无关】 □相关，但和沟道宽度成非线性关系 饱和区漏端耗尽电容和漏端电压关系 饱和区时漏衬底结电容随漏区电压漂移特性的电路，并且通过测试不同漏衬底结MOSFET 漏衬底结电容和沟道宽带之间的关系。获取MOSCjd 管的漏衬底结模型的的电学特性的理解并熟悉MOSMOSMOSpmos2v器件，20um/1um和3.6um/0.18um的TSMC 0.18um工艺混合信号工艺，宽长比为 扫描，设置合理的仿真DC使用Spectre软件对漏端电压进行调用Cadence Virtuoso ADE 随漏端电压的漂移特性曲线。
15%】，结果精确到fF0.01fF。【CJD单位为
NMOS(W=20um,L=1um)漏极电容随沟道宽度变化特性
0.3
0.4
0.5
0.6
0.7
0.8
0.9
6 / 7
MOSFET 2018-2019学年第二学期实验七集成寄生电容提取1525596LAB7 课程编号
2019LAB7
)实验报告 微电子器件与电路实验(集成华侨大学电子工程系
Cjd △Cjd VD Cjd △Cjd VD Cjd Cjd △VD Cjd Cjd
△VD Cjd △Cjd VD Cjd △Cjd VD Cjd △Cjd VD Cjd Cjd
△实验7.55. 】【5%
------
1.0
1.1
1.2
1.3
1.4
1.5
1.6
------
漏极电容随沟道宽度变化特性NMOS(W=3.6um,L=0.18um)
0.3
0.4
0.5
0.6
0.7
0.8
0.9
------
1.0
1.1
1.2
1.3
1.4
1.5
1.6
------
漏极电容随沟道宽度变化特性PMOS(W=20um,L=1um)
0.3
0.4
0.5
0.6
0.7
0.8
0.9
------
1.0
1.1
1.2
1.3
1.4
1.5
1.6
------
漏极电容随沟道宽度变化特性PMOS(W=3.6um,L=0.18um)
0.3
0.4
0.5
0.6
0.7
0.8
0.9
------
1.0
1.1
1.2
1.3
1.4
1.5
1.6
------
分析为何这种变化趋势？VD的变化趋势？结合器件结构和电路结构，中，漏极结电容随着
7 / 7
MOSFET 2018-2019学年第二学期实验七集成寄生电容提取1525596LAB7 课程编号
相关关键词： 操作系统文件管理实验 新晃思源实验学校：誓师大会，备战中考 新晃思源实验学校图片 新晃思源实验学校简介 “国培计划（2017）”英语科送教活动在白水县田家炳实验中学进行
